Étude du langage de description VHDL : présentation des concepts et méthodes de description de circuits et systèmes numériques à l’aide du langage de description matériel VHDL :

• Introduction des aspects fondamentaux de la modélisation des circuits et systèmes numériques
• Introduction des structures syntaxique du langage VHDL
• Simulation logique de circuits modélisés et décrits en VHDL

1. Disciplinaires

• Savoir décrire un circuit ou système numérique en VHDL
• Savoir valider son fonctionnement par simulation numérique
• Savoir utiliser l’environnement de simulation de circuits numériques Mentor Graphics (Modelsim et/ou QuestaSim)

2. Transversales

• Savoir rechercher des informations et faire preuve d’une analyse critique
• Organiser et planifier son travail en pleine autonomie au sein d’un groupe

• Initiation au langage VHDL, (Michel Aumiaut - Masson) ;
• VHDL du langage à la modélisation, (R. Airieu, J.M. Bergé … CNET, ENST) ;
• Le langage VHDL, (Jacques Weber, Maurice Meaudre - DUNOD) ;
• VHDL : méthodologie de design et techniques avancées, (Thierry Schneider - DUNOD) ;
• ASIC AND FPGA VERIFICATION: A GUIDE TO COMPONENT MODELING, (Richard Munden) ;
• The Designer’s Guide to VHDL , (Peter J. Ashenden, J. Lewis).

• Composants logiques combinatoires ;
• Composants logiques séquentiels ;
• Machines à états finis.